(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2000-295305 (P2000-295305A)


			(45) April	TAC124-10/12011 (2000, 10, 20)
(51) Int.Cl.7	餞別紀号	FΙ		テーマコード(参考)
H04L	27/22	H04L	27/22	z
	27/18		27/18	Λ

審査請求 未請求 請求項の数10 OL (全 8 頁)

(21)出腦番号	特顧2000-68757(P2000-68757)	(71)出嶼人	599123588
			インターシル コーポレーション
(22) 出顧日	平成12年3月13日(2000.3.13)		アメリカ合衆国フロリダ州32905, パーム
			ペイ, エヌイー, パームペイロード2401
(31)優先権主張番号	09/266386	(72) 発明者	スコット パーズリー
(32)優先日	平成11年3月11日(1999.3.11)		アメリカ合衆国フロリダ州32907、パーム
(33)優先権主張国	米図 (US)		ペイ,ホーミープレースエヌイー864
		(72)発明者	プルース テッシュ
			アメリカ合衆国フロリダ州32934、メルボ
			ルン, チャッパラルドライブ2539
		(74)代理人	100096024
			弁理士 柏原 三枝子

(54) 【発明の名称】 データ無線受信器のフィルタバッファベースパンド路におけるDCオフセットの逐次近似修正

(万)【要約】 (万) (要約) (所決手段) DCオフセット修正機構は、ダウンストリームデジタルデータ信号アナライザに適用されるデータ無縁などの装置の信号処理総に生じるDCオフセットを補償する、オフラインのキャリプレーションサイクル間に、DCオフセットは逐次近似DCオフセット海定回路によって測定され、この機正回路は、関係還ローバスフィルタ及びバッファ機器などの減乏れた信号処理機成要素に応渡を保給する。この修正電流が、供給された情報要素に高速度としたDCオフセットを効果的に、関ウ語す2連載化された核収要素に、測定したDCオフセットを効果的に、関り語す2連載化された核収要素に、測定したDCオフセットを効果的に、関り語す2連載化された核収要素に、測定したDCオフセットを効果的に、関り語す2連載化された核収要素に、過度



【特許請求の範囲】

【翻求項1】 伝送データを回復させるゲウンストリームデジタルデータ信号アナライザに適用され、伝送チャンネルから受役信号が接接される適信受信器のベースバンド変換処理路の少なくとも一つの構成要素によって生じるDCオフセットを推诿するDCオフセット修正装置で、指記Cイオン、バンド変換処理路を前記伝送チャンネルから切り難し、

前記受信信号のない状態の前記ペースバンド変換処理路 に存在するDCオフセットをデジタル方式で測定する にオフセット測定回路と、前記DCオフセット測定回路 と前記ペースパンド変換処理路にある少なくとも一つの信 同号処理要素とに技ではあれた。 前記少なくとも一つの信号 処理要素をたけて、前記DCオフセットを効果的に取り 清すDCオフセット修正電圧を前記ペースパンド変換処 理路に導入するDCオフセット修正園路と、を具えるこ とを特徴とするDCオフセット修正監路と、手具えるこ とを特徴とするDCオフセット修正監路と、手具えるこ

【請求項2】 請求項1に記載のDCオフセット修正基 値において、前記DCオフセット測定回路が、前記受信 信号のない状態の前記ペースパンド変換処理器に存在す る前記DCオフセットのデジタル選次近似を実行するよ に機能し、測定したオフセットを表すマルチピットデ ジタルコードを保存する形次近似レジスタを見え、前記 DCオフセット修正回路は、前記ペースパンド変換処理 あの複数の信号処理要素を介して、前記DCオフセット を効果的に取り消す前記DCオフセット修定電圧の所定 部分を導入することを特徴とするDCオフセット修正蓋 電

【請求項3】 請求項2に記載のDCオフセット修正達 置において、前記DCオフセット 測定回路が更に、前記 マルチビットデジタルコードを前記ベースバンド変換処 理路の前記少なくとも一つの係号処理要素に導入される アナログの電気的な値に変換するデジタルーアナログコ ンバータを具え、前記ペースバンド変換処理器の前記複 数の信号処理要素のパラメータが、前記アナログの電気 的な値が2進数的に定義されるようなものであることを 特徴とするDCオフセット修正装置。

【請求項4】 請求項3 に記載のDCオフセット修正接 置において、前記DCオフセット測定回路が、前記DC オフセットを表すマルチビットデジタル出力コードを生 成するように機能し、前記DCオフセット修正回路が、 前記DCオフセット修正電圧の第1の量を、前記マルチ ビットデジタル出力コードの第1のコードセグメントに 応じて前記が1の信号処理要素を介して前記ペースバン 下突換短題外与よ、前記Cイオフセット修正程圧の第 2の量を 前記第2の信号処理要素を介して前記ペース ベンド突換処理路へ与えることを特徴とするDCオフセット修正接置。

【請求項5】 請求項4に記載のDCオフセット修正装置において、前記第1及び第2の信号処理要素のパラメ

ータが、前記ペースバンド変換処理路に与えられた結果 として生じるDCオフセット修正電圧が前記マルナド・ ドデジタル出力コードのピット内容に応じて2進数で重 み付けされるものであり、前記第1及び第2の信号処理 要素がそれぞれ、カスケード接続された負帰還ローバス フィルタとカスケード接続されたバッファ増幅器とを具 えることを特徴とするDCオフセット修正接置、

【前求項6】 ダウンストリームデジタルデーク信号ア ナライザに適用される通信器圏の信号処理解に生じるD くオフセットを補償するDCオフセット修正業限におい て、前記信号処理解におけるDCオフセットを確定し、 この規定したDCオフセットを表すフルチビット出力デ ジタルコードを保存するように機能する遅次近似DCオ フセット測定回路と:前記配公近似DCオフセット測定 回路と前記信号処理終の信号処理要素と上接続さ れ、前記機数の信号処理要素を介して、前記DCオフセ ットを効果的に取り消す核熱として生じたDCオフセット修正更任の各要素を、前記信号処理解の場合処理解決して ットを効果的に取り消す核熱として生じたDCオフセット修正で開発しまるよう に機能するDCオフセット修正回路を具えることを特徴 とまるDCオフセット修正回路を具えることを特徴

【請求項7】 請求項6に記載のDCオフセット修正装置において、前記オフセット測定回路がデジタルーアナ ログコンパータを具え、当該コンパータは、前記マルチ ビットデジタルコードを、前記ペースパンド交換処理路 の前記複数の信号処理要素に携続される各アナログの電 要素のパラメータが、前記アナログの電気的信号処理 要素のパラメータが、前記アナログの電気位が2進 数で定義されるようなものであり、前記信号処理要素 が、負債温ローパスフィルタとパン・ドード接管 ることを特徴さるDCオフセッフ・ドード接管 ることを特徴さるDCオフセッフ・ドード接管

【請求項8】 無線受信器に使用され無線伝送チャンネルを介して受信信号が、伝送データを回復させるが介む ストリームデジルデータ信号アナライザに適用さい ベースバンド交換処理路に入力するものであって、ベー スパンド交換処理路の少なくとも一つの構成要素によっ て生じるDCオフセットを補償する方法において、当該 方法が:

(a) 前記無線伝送路から前記ベースバンド変換処理 路を切り離し、受信店号のない状態の前記ベースバンド 変換処理路におけるDCオフセットをデジタル方式で測 定するステップと:

(b) 前記ペースパンド実験処理路を前記無核伝送路 に再接続して、前記ペースパンド実験処理路の少なに も一つの信号処理要素を介して、ステップ (a) におい て測定された前記DCオフセットを効果的に取り消すD Cオフセット修正電圧をデジタル方式で導入するステッ アと、を具え、ステップ (a) が受信信号のない状態の 前記ペースパンド実換処理路における前記DCオフセットのデジタル海次近似を実行するステップを見えること 专特徴とする方法。 (請求項91) 請求項8に記載の方法において、ステップ(b)が、前記ペースパンド変換処理器の複数の信号 処理要素を介して、ステップ(a)で調定した前配DC オフセットを効果的に取り消す前記DCオフセット修正 毎年の所定部分を導入するステップを具え、ステップ (a)が、前記測定したDCオフセットを表すマルチビットデジタルコードを発生させ、当該マルチビットデジタルこので表現を表現の概要の信号処理要素に接続されるアナログの電気的な低に変換するステップを見ま、前記ペースパンド変換処理級の前記 複数の信号処理要素のパラメータが、前記アナログの電 気的な信号処理要素のパラメータが、前記アナログの電 気的な信号処理要素のパラメータが、前記アナログの電 気的な信号処理要素のパラメータが、前記アナログの電 気的な信号処理要素のパラメータが、前記アナログの電 気的な信号処理要素のパラメータが、前記アナログの電 気的な信号の表現を完成されるようなものであることを 特徴とする方法、

【請求項10】 請求項8に記載の方法において、ステ ップ(b)が、前記複数の信号処理要素の第1の要素を 介して前記ベースバンド変換処理路に前記DCオフセッ ト修正電圧の第1の所定量を分配し、前記複数の信号処 理要素の第2の要素を介して前記ベースバンド変換処理 路に前記DCオフセット修正電圧の第2の所定量を分配 するステップを具え、ステップ (a) が、前記受信信号 のない状態の前記ベースバンド変換処理路における前記 DCオフセットのデジタル逐次近似を実行し、前記DC オフセットを表すマルチビットデジタル出力コードを保 存するステップを具え、更にステップ(b)が、前記D Cオフセット修正電圧の第1の量を、前記マルチビット デジタルコードの第1のコードセグメントに応じて前記 第1の信号処理要素を介して前記ベースバンド変換処理 路に分配し、前記DCオフセット修正電圧の第2の量 を、前記第2の信号処理要素を介して前記ベースバンド 変換処理路に分配するステップを具える、ことを特徴と する方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、通信システムに関 し、特に、商用のダイレクト広帯域データ無線に採用さ れているような無線受信器の、ベースパンドダウンコン パージョン信号路に生じるDCオフセットを修正するた めの機構に関する。

[0002]

【従来の技術】ダイレクト広帯域デーク無線システムなどによってビジネスカスタで及びコンシューマカスタマス びによってビジネスカスタで及びコンシューマカスタマス のプロバイダは、競争的であるためには、低コストの無 線回路設計(模値でないしの)を使用することが必要で ある、このようなコストを競う無線装置の性能は、ラジ オチャンネルに入ってくる(従って無線の性能とレンジ を制限する)ランダムのイズや、無線に固有のフィルタ リングおよび変調アーキファクトから生しる信号派によって妨害される。

[0003]

【発明が解決しようとする問題】特に、ペースバンド突 機路に比較的低コストの構成部品(リーキィミキサな ど)を使用すると、DCオフセットが生じることがあ る。、ペースバンド信号チェーンにおける構成要集のゲ インが大きいため、このDCオフセットは信号路が接続 されているゲウンストリームデジタル化回路への入力に おいて非常に重要である。このDCオフセットによって 無線のダイナミックレンジが制限され、デジタル化回路 によって生成されたデータにエラーが生じる。このDC オフセットを除去するか又はギャンセルするためには、 受信割のアナログーデジタルコンバータへのベースバン ド信号入力をACカップリング接続するか、あるいは容 量性接続とするのが通常である。容量性接続をする場合 の問題は完電時間が必要であることであり、この充電時 同が無線模能を提

[0004]

【課題を解決するための手段】本発明は、伝送データを 回復させるダウンストリームデジタルデータ信号アナラ イザに適用され、伝送チャンネルからの受信信号が接続 される通信受信器のベースバンド変換処理路の少なくと も一つの機成要素によって生じるDCオフセットを補償 するDCオフセット修正装置において、当該DCオフセ ット修正装置が、前記ベースバンド変換処理路を前記伝 送チャンネルから切り離し、前記受信信号のない状態の 前記ベースバンド変換処理路におけるDCオフセットを デジタル方式で測定するように動作するDCオフセット 測定回路と、前記DCオフセット測定回路と前記ベース バンド変換処理路にある少なくとも一つの信号処理要素 とに接続され、前記DCオフセットを効果的に取り消す DCオフセット修正電圧を前記少なくとも一つの信号机 理要素を介して前記ベースバンド変換処理路に導入する DCオフセット修正回路と、を具えることを特徴とす

- 【0005】本発明はまた、無縁受信器に使用され、受 信信号が無縁伝送チャンネルを介して伝送データを回復 させるダウンストリームデジタルデータ信号アナライザ に適用されるベースバンド交換処理路に入力され、ベー スパンド安換処理路の少なくとも一つの構成要素によっ て生じるDCオフセットを補償する方法において、当該 方法が:
- (a) 前記無線伝送チャンネルから前記ペースバンド 変換処理路を切り離し、受信信号のない状態の前記ペー スバンド変換処理路におけるDCオフセットをデジタル 方式で測定するステップと:
- (b) 前記ベースパンド変換処理路を前記無線伝送チャンネルに再接続させ、前記ベースパンド変換処理路の 少なくとも一つの信号処理要素を介して、ステップ
- (a) において測定した前記DCオフセットを効果的に 取り消すDCオフセット修正電圧をデジタル方式で導入 するステップと、を具え、更にステップ(a)が受信信

号のない状態の前記ベースバンド変換処理路における前 記DCオフセットのデジタル逐次近似を実行するステップを具えることを特徴とする。

【0006】このDCオフセットの問題は、容量性結合 した信号路を使用せずに、上述したオフセット測定イン ターバルの間ベースバンド信号路をオフラインにし、ベ ースバンド路に生じるDCオフセットを測定することに まって修正することが好ましい。一例として、半二重通 信方式において、無線のベースバンド受信路で生じるD Cオフセットを、無線動作が伝送モードにある間に実行 されるキャリブレーションサイクルの間に測定すること が好ましい。

【0007】本発明の好適次実施例において、必要とも なるDCオフセット修正の量は、RF/IF-ベースバ ンドミキサとダウンストリームアナログーデジタル変換 回路の間に配設されたローバスフィルタとこれに関連す 素に分配される選択されたオフセット量を決める遊次近 娘を用いて測定される。ローバスフィルタ及びバッファ 増編器の回路様成のパラメータは、逐次近位とジスタで 発生するDCオフセット修正・電子を が、2進度化されたDCオフセット修正電圧をベースバ ンド信号路に与えるように変響される。

[8000]

【発明の実験の形態】以下に本発明の実施の形態を添け の図面を寒間と説明する。まず、データ無線で信器の グウンコンバータ信号器用の新規で改善された逐次近似 ベースDCオフセット修正機構について説明する。回路 要素のコンマイキュレーション、及び他の通信システム とインターフェースを介して接続する方法を、ブロック 回に示す。このブロック回は、本発明に直接関係する部 分たついてのみ示している。従って、ブロック回は、無 線委信器のベースバンド変換器の主を要素を、適切かつ 機能的なグループにわけて図示するようにた、ブ

【0009】図1は、一段的なデータ無線の受信器部分へベースバンドグウン変換像を示している。この変換路は、本発明の返次近似ペースDCオフセット修正機構を組み込むように構成されている。入力RF又は1F信号 約10は、カスケード接続された増幅器回服 12を介して接続されており、この出力に同相(1)分岐14 Qにそれぞれ接続されている。1ペースバンド分岐を介した信号処理は同じであるので(クースバンド分岐を介した信号処理は同じであるので(クースバンド分寸ン変換器用の90・位相シック22で発生する局部発掘器へのイニシャルクアドラチュア位相オフセットを除く)、以下の処明は、説明を簡単にするために同相能(41のAC・ロつで行う。

【0010】同相路141の前端において、受信信号は ミキサ30の第1の入力ボート31に入力される。この ミキサ30の第2の入力ボート32には局部発振器20 の出力が入力されている。ミキサ30の出力33で生成 されるダウン変換(ペースパンド)信号は、ローバス・ ィルタ35でろ波され、その出力は、バッファ増幅器3 7を介して信号路38を経由して、ダウンストリームア ナログーデジタルコンバータの入力RX A/Dへと接 続きれている。

【0011】ミキサ30によって生じるようなDCオフ セットは、従来は、コンデンサを介したベースバンド信 号略38とダウンストリームアナログーデジタル交換器 とをACカップリングすることによって除去していた。 しかしながら、この方法は、ユーザが伝送モードから更 を属モードに切り着とそ行うため、無線の受傷的でできる がになが生しることを意味しており、この遅れが機能 を低下させる。

【0012】本発明は、ベースバンド信号解38を補助 DCオフセット測定回路40に接続することにより、 型問題を解検するようにした、後述するように、オフラ インのインターバルにある間(例えば無線でデータトラ フィック受信がなされない伝送モードにあるとき)に、 DCオフセット測定回路40は、無線制御プロセッサ (図示せず)から送出されるCAL_EN信号により制 脚可能となり、ベースバンド路におけるDCオフセット を測すると

【0014)本発明のより好適な実施形態においては SAR42によって導出されるDCオフセット修正総量 が、各DCオフセット修正能は個分又は配分されたり バスフィルタ35及びバッファ増幅器37によってベー スパンド信号路38に個別に導入される。特に、SAR 42によって生じた(8ビット)デジタル出力コードの MSBsの選択された数値(例えば本例では '4") は、電流デジタルーアヤログコンバータ(1DAC)5 0によって第1のアナログ電流値へ変換され、ローパス フィルタ35によって提供されるDCオフセット修正値 とを投資するのに使用される数値数を確立力は自立 として入力される。また、SAR出力のLSBsの選択 された数値(例えば "4")は、デジタルーアナログ ンバータ50によって第2のアナロダ電流を変換さ れ、バッファ増幅器37によって提供されるDCオフセット修正電圧設定用の差動調整電流入力Iadjとして入力される。

(0015) 更に好適な実施形態では、図2及び図3に それぞれ示すように、ローパスフィルタ35及びパッフ 中端陽器 70回路構成のパラメータは、SR4 2に よって生じたDCオフセット修正コードを開成するビットが、2地製表示されたDCオフセット修正電圧をベースバンド信号降3 8 へと分配するようにして、定義することができる。この目的のために、例えば、ローパスフィルタ35の入力抵抗R $(例えば3.2 k\Omega)$ との比がローパスフィルタ35のDCグインGccs。を決定す

る。負帰還抵抗R4の抵抗値を適当に選択することによって(例えば、 $8k\Omega$)(例えば、 $G_{DC35}=$

(Vout3s) / (V_{ind35}) = R4/R1 = 8 k/3.2 k = 2.5 ボルト/ボルト(v/v))、図5に示すように、IDAC50によって生成される上から4つまでのMSB電流が、ファクタ8Kによって、表1に示す出力電圧にスケーリングされる。

【0016】図2に示す回路構成において、ローバスフィルタの伝送関数 (Voutd35) / (Vind35) は以下の式で定義される: 【式]

$$V_{outd35}/V_{ind35} = \frac{1/(2C_2C_5R_1^2)}{s^2 + s(1/C_2R_1 + 1/C_2R_4) + 1/(2C_2C_5R_1R_4)}$$

【0017】無限増幅器のゲイン A_{35} 及びVin+-Vin-= V_{ind} =0において、Iadjdの関数として

のV_{outd35}は以下の式で定義される。【式2】

$$V_{outd35}/I_{adj35} = \frac{1/(2C_2C_5R_1^2)}{s^2 + s(1/C_2R_1 + 1/C_2R_4) + 1/(2C_2C_5R_1R_4)}$$

【0018】同様に、バッファ増幅器37の負帰環抵抗 R9の抵抗値を最適に選択することによって (例えば2) kΩ)、バッファ増幅器37の差動DCオフセット制御 ターミナルIadj+及びladj-へ供給される制御 電流値は、(R9×Iadj)ボルトに等しい2進数化 された出力電圧に変換される。表1に示すように、SA R42によって生成されるDCオフセット修正コードの 下から4つまでのLSBSに関連する2進入力電流は、 従って4つのDCオフセット修正電圧に変換される。こ れらの値はIDAC50によって生成される4つの(し SBに関連する)入力電流及び負帰還抵抗R9(2k Ω) の値とそれぞれ等しく、4つの2進数表示されたD Cオフセット修正電圧 (2m v~16m v)となる。 【0019】バッファ増幅器37のゲイン G_{DC37} を最適 な値に設定することにより、(MSBに関連する)ロー パスフィルタ35で生成され、バッファ増幅器37の差 動入力ターミナル (Vin+及びVin-) に導入され る出力電圧は、前記4つのLSBSに関連する4つの2 進数化されたDCオフセット修正電圧(2mv~16m v) の2進数拡張 (binary extension)を提供する値に 変換される。

【0020】無限増幅器ゲイン A_{37} 及び I ad j+I ad j-I ad j-I

 $V_{\text{outd37}} / V_{\text{ind37}} = 1 + 2 (R_{\text{g}} / R_{10})$. 【0021】 従って、 $V \text{in} + -V \text{in} - = V \text{in}_{\text{ind}} = 0$ のとき、Iad jdo関数としての V_{outd35} は以下の式で定義される:

 $V_{au1d37} = R 9 \times I_{adjd2}$

【0022】本例においては、SAR DCオフセット 修正コードの最も大きいし、SB(ビット4)用にバッフ 増幅器37で生成されるDC出力電圧Voxt437は、1 6mッであるので、当該電圧の次の2進数度提は32m ッである。SAR DCオフセット修正コードの最もか がいMSB(ビット5)用にローパスフィルタ35で生 成されるDC出力電圧Voxt438は8mッであるので、バッファ増幅器37が同じビット値となるように32mッ のDC出力電圧を生成するには、バッファアンプ37の グインGarsは44 v/vに影響される必要がある。

【0023】従って、表1に示すように、ローパスフィルタ35とバッファ増幅器37との各負排選抵抗日4及びR9の抵抗値と、バッファ増編器37のがインGo27の組合性により、別々に削増された回縁要素(ローパスフィルタ35及バッファ増編器37)が、SAR42によって生成される8ビットの修正コードを2級数化されたDCオフセット修正理任のワイドレンジへと変換するととが可能になる。

【0024】図4のフローチャートに示す期間プロセッ がで実行されるルーチンを参照して本発明のDCオフセ ット修正機構の動件を以下に認明する。上に簡単に述べ たように、無線ペースパント受信器器を介してのDCオ 関することによって行われる。例えば、このキャリプレ ーションサイクルを、無線動件が伝送モードにある間に 行うようとする。

【0025】ステップ401に示すように、DCオフセット測定ルーチンの開始に際して、制御プロセッサは、CAL_ENリードの状態を、DCオフセット測定回路

40のエネーブル入力へ変更する(例えばローからハイへ)。この動作に先立って、CAL_ENリードが所定のロジック状態(例えばロー又は0)に保持されている間に、DCオフセット電圧測定回路40の回路要素はリセット又は不能にされる。

【0026】特に、絶縁スイッチング回路(図示せず)が、DCオフセット電圧測定回路40からベースバンド 第38を切り離し、比較器41級びIDAC5ののスイッチがオフになる。また、子が測定されたオフセット修 正データ値を保持している5AR42のデジタルレジス タがリセット若しくはクリアされ、制御カウンタ446 またクリア若しくはリセットされた状態にある。

【0027】ステップ401でハイにされたCAL_E Nリードに応答して、制御カウンタ44は線46に与え られるクロック信号のカウントを開始し、ステップ40 2に示すようにキャリブレーションロジック向路が 受 信器の構成要素(すなわちミキサ30、ローパスフィル タ35、バッファ増幅器37、比較器42及びIDAC 50) がオンにされていなければ、これらの要素の電源 を入れる。十分な又は最大のカウント値(例えば5ビッ トカウンタであれば"11111")に達したら、制御 カウンタ44は、CAL_ENリードがロー(0)にな るのに応答してリセットされる("00000"にな る) までこのカウントを保持する。 ステップ403に示 すように、プロセッサもまた、(すでにオフにされてい なければ)ミキサ30への入力ポート31に接続された IF路をパワーダウンする。しかしながら、局部発振器 入力ポート32は、局部発振器フィードスルーが修正す べきDCオフセット構成要素の一つを構成するので、ア クティブな状態のままである。

【0028】ステップ404において上述したセトル時間が経過した後、比較路42は他の回路構成要素から分離され、そのオフセットはゼロになる。比較路42がリセットされると、ステップ405において、SAR42、ながエネーブルを1、MSBを最初に、逐次延載シーケンスが完成するまで出力コード結果の各ピットを介してステッピングを開始して、それによって使用されるマルチビット出力コードを生成し、表1に示すようにDCオフセット能チを44する。

【0029】発生したオフセットコード値を保存して、ステップ406において比較器42がパワーゲウンする。同い合わせステップ407において、無数が受信モードにあるかどうかについて決定がなされる。もし受信モードになければ(答えがNOであれば)、ステップ408において受信器全体がパワーゲウンする。もし間い合わせステップの答えがYESであり、受信モードがアクティブであることを示している場合は、(ステップ403でパワーゲウンしている。)、ステップ409において1F務がパワーアップする。

【0030】プロセッサがCAL ENリードの状態を 論理的ハイ (「1」) に保持している限り、SAR42 内に保存されているオフセット修正コードは保持され る。無線が通常受信モードにある間は、IDAC50の 電源は入ったままであり、IDAC50は最適な差動オ フセット調整電流 I a d j をベースバンド信号処理路3 8のローパスフィルタ35及びバッファ増幅器37に供 給し、これによって測定されたDCオフセットを修正す る。これによって、必要であれば、受信信号処理要素が IDAC50と共にシャットダウンする。電源がバック アップされている時は、以前に測定したDCオフセット 修正コードが依然としてSAR42内に保持されてい る。このためローパスフィルタ35及びバッファ増幅器 37用に発生したオフセット電圧が前の値に戻り、ベー スパンドオフセットがゼロの状態に戻る(前に測定され た値からオフセットがドリフトしないのであれば)。 【0031】DCオフセットの問題は、DCオフセット のオフセット測定インターバル用に無線ベースバンド信 号路をオフラインにするように機能し、逐次近似を使用 してベースバンド路に発生するDCオフセットを測定す るように機能する。オフセットを表す、結果として得ら

調定及び修正スキームで改善される。この機構は、所定のオアセット測定インターバル用に無線ペースバンド信号のオアセット歌力とい言なように機能し、扱び近後使用してベースバンド信号に対してベースパンド路に発生するDCオフセットを表す、結果として得るように機能する。オフセットを表す、結果として得るおけれて並のオフセットは、選択された並のオフセットは、流り状された並のオフセットは、流りが、ドラケーの国際構成との間に設置されたローバスフィルク及の日本の状態がある。ローバスフィルク及の場合をはない、ファ増幅器回路などのベースパンド信号器要素や供給するのに使用される。ローバスフィルク及びバッファ増幅器のパラメークは、DCオフセットを選びバッファ増幅器のパラメークは、DCオフセットを正コードを構成するビットが、2進数化されたDCオフセット修正電圧をベースパンド信号器へと与えるように決定される。

【0032】DCオフセット修正機構は、グウンストリームデジルデータ信号アナライザに適用されるデータ 機能などの装置の信号処理機と生るDCオフセットを補償する。オフラインのキャリプレーションサイクル間に、DCオフセットは返沈定成DCオフセット列定回路によって測定され、この減定回路は測定したオフセットを表すマルチビット出力デジタルコードを保存する。このコードは、DCオフセット修正回路に入力され、この部正回路は、負婦国ローバスフィルタ及びハファ増幅 器などの選択された信号処理構成要素に修正電流を供給する。この修正電流が、便給された構成要素に、測定したDCオフセットを効果がに取り消する進数化された修正電圧の所定部分を導入させる。

【図面の簡単な説明】

【図1】 図1は、データ無線の受信器部分におけるベースバンド変換回路を示すブロック図である。

【図2】 図2は、図1に示す回路のベースバンド信号 処理路へと分配された測定されたDCオフセット修正電

!(7) 000-295305 (P2000-295305A)

圧の部分を介したローパスフィルタの回路構成を示す図 である。 【図3】 図3は、図1に示す回路のベースバンド信号

処理路へと分配されたDCオフセット修正電圧の部分を 介したバッファ増幅器の回路構成を示す図である。 【図4】 図4は、本発明のDCオフセット測定及び修

正動作を制御する制御プロセッサで実行されるルーチン のステップを示すフローチャートである。 【図5】 図5は、図1に示すIDACによって生成さ

れたビットにおいて、図2及び図3のローパスフィルタ 及びバッファ増幅器によって 2進符号化されたDCオフ セット修正電圧にして表した表を示す。

【符号の説明】

1.0 入力RF又はIF信号路

12 增福器回路 14 I 同相分岐

14Q クアドラチュア相

20 局部発振器

22 90°位相器 3.0 ミキサ

31 第1の入力ポート

32 第2の入力ポート

33 出力

35 ローパスフィルタ

37 バッファ増幅器 38 ベースバンド信号路

4.0 DCオフセット測定回路


41 比較器


42 逐次近似レジスタ 44

制御カウンタ 46 クロック入力

50 電流デジタルーアナログコンバータ

(21)








表 1: SAR オフセット 停正ピット重み付け

вп	LPF (Gdc2.5 V/V)		出力パッファ (Gdc+4 V/V)			ベースパンド 出力	
	IDAC 差動出力	R4	Vout	IDAC 差動出力	R9	Vout	Vout
0	-		1	1uA	2K	2mV	2mV
1			-	2uA		4mV	4mV
2			-	4uA		8mV	8mV
3			-	8uA		16mV	16mV
4	1uA	BK	8mV	-		-	32mV
5	2uA		18mV	-			64mV
6	4uA		32mV	-			128mV
7	8uA		64mV	-			256mV
8 SIGN	-		-	-	-		-